Sürücü tepkisizliğinde acil manevra isteyen uç yapay zeka devresi tasarlandıEngineers design edge AI circuit to trigger emergency maneuvers during driver unresponsiveness

ÖzetSummary

Bu ön baskı, CNN'nin akışında konumlanan ve sürücünün tepkisizlik güvenini değerlendiren küçük bir ASIC alt sistemini (582 hücre, ~196 µW) tanımlıyor. Sistem, PERCLOS tarzı bir yorgunluk penceresiyle çapraz kontrol yapıyor ve risk uyumlu bir sonlu durum makinesi (FSM) aracılığıyla uyarıdan Minimum Risk Manövresi (MRM) isteğine geçişi yönetiyor. Verilog RTL, 12 senaryolu bir test bankasıyla doğrulandı ve SAED32 kütüphanesinde 250 MHz'de sentezlendi.This preprint describes a small ASIC subsystem (582 cells, ~196 µW) positioned within CNN's pipeline to evaluate driver inattentiveness confidence. The system cross-checks using a PERCLOS-style drowsiness window and manages the transition from warning to a Minimum Risk Maneuver (MRM) request via a risk-adaptive finite state machine (FSM). The Verilog RTL was validated with a 12-scenario testbench and synthesized in the SAED32 library at 250 MHz.

Neden ÖnemliWhy it matters

Sürücü uykululuğu ve tepkisizliği, ölümcül kazaların başlıca nedenleri arasında yer almaya devam ediyor. Sürücü tamamen tepki veremez hale geldiğinde pasif bir bip sesi yetersiz kalıyor. Algılama modeli mevcutken güvenlik yükseltme mantığının genellikle yazılımda gömülü olduğu mevcut ADAS yığınlarındaki kritik bir boşluğu doldurmak için, MRM'yi (yol kenarına çekilme, frenleme, sinyal verme) otonom olarak tetikleyebilen özel, düşük güç tüketimli bir donanım hakemi gerekiyor. Bu mantığın, açık güç/alan bütçeleriyle sentezlenebilir RTL'de gösterilmesi, onu bir sonraki nesil ADAS SoC'leri için pratik bir yapı taşı haline getiriyor.Driver drowsiness and inattentiveness remain leading causes of fatal accidents. A passive beep is insufficient when the driver becomes completely unresponsive. To fill a critical gap in existing ADAS stacks—where safety escalation logic is typically embedded in software—a dedicated, low-power hardware arbiter is needed to autonomously trigger MRM (pulling over to the roadside, braking, signaling). Demonstrating this logic in synthesizable RTL with explicit power/area budgets makes it a practical building block for next-generation ADAS SoCs.

Öne ÇıkanlarHighlights

• Alt sistem bilinçli olarak dar kapsamlı tutuldu. Hazır hesaplanmış CNN logitlerini ve harici risk sinyallerini tüketiyor; bu nedenle ağır algılama ve engel algılama işlemleri tamamen kapsam dışı bırakıldı.The subsystem was intentionally kept narrow in scope. It consumes pre-computed CNN logits and external risk signals; therefore, heavy perception and obstacle detection tasks were completely excluded.
• Güvenlik açısından kritik bir yükseltme yolu için 32 karelik PERCLOS kayan penceresi ve 12 senaryolu test bankası asgari düzeyde. ISO 26262 ASIL-D standardı, çok daha kapsamlı arıza enjeksiyonu ve kapsam analizi gerektiriyor.For a safety-critical escalation path, a 32-frame PERCLOS sliding window and a 12-scenario testbench are minimal. The ISO 26262 ASIL-D standard requires much more comprehensive fault injection and coverage analysis.
• 250 MHz'de sıfır kurulum boşluğu (0.00 ns), zamanlama payı bırakmıyor. Yazarların da bu sayıların yerleşim öncesi (pre-layout) tahminler olduğunu belirtmesi, gerçek silikon performansının belirsiz olduğunu gösteriyor.Zero setup slack (0.00 ns) at 250 MHz leaves no timing margin. The authors' note that these figures are pre-layout estimates indicates that actual silicon performance remains uncertain.

EleştiriCritical take

Makale, tek bir akademik gruptan gelen, hakem değerlendirmesinden geçmemiş bir ön baskıdır. Donanım-döngü içi (hardware-in-the-loop) veya gerçek araç doğrulaması bulunmuyor. Hayat güvenliği için kritik bir yükseltme yolu olarak çerçevelenen sistemde yalnızca 12 senaryolu bir test bankası kullanılması yetersiz. 582 hücrelik bir durum makinesini 'güvenlik hakemi' olarak nitelendirmek, güvence seviyesini abartıyor. Sıfır zamanlama boşluğu (zero-slack) sonucu ise 250 MHz hedefinin, seri üretim ADAS çipleri için iyimser olduğunu gösteriyor.The paper is a preprint from a single academic group that has not undergone peer review. There is no hardware-in-the-loop or real-vehicle validation. Using only a 12-scenario testbench is insufficient for a system framed as a life-safety-critical escalation path. Describing a 582-cell state machine as a 'safety arbiter' overstates the assurance level. The zero-slack result suggests that the 250 MHz target is optimistic for mass-production ADAS chips.