Siemens, Solido Layout Analyzer ile çip tasarımını hızlandırıyorSiemens speeds up chip design with Solido Layout Analyzer

Yeni araç, yerleşim kaynaklı performans sorunlarını devre çıktılarıyla ilişkilendirerek hata ayıklama sürecini kısaltıyor. Üstelik Fuse ajanları sayesinde mühendisler doğal dilde komut vererek analiz işlemlerini otomatikleştirebiliyor.The new tool shortens the debugging process by correlating performance issues caused by residency with its circuit outputs. Moreover, thanks to Fuse agents, engineers can automate analysis operations by issuing commands in natural language.