Çin, 3nm çipler için eski DUV teknolojisine yöneliyorChina turns to older DUV technology for 3nm chips

ÖzetSummary

Çin Bilimler Akademisi araştırmacıları, DUV litografisi kullanarak 3 nm altı seviyede gate-all-around (GAA) transistör üretimi için erken aşama bir süreç gösterdi. Bu çalışma, Çin'in ASML'nin EUV makinelerine erişiminin engellenmesine karşı olası bir alternatif sunuyor. Digitimes aracılığıyla tek bir deneyimli araştırmacının açıklamalarına dayanan bu çalışma, açıkça ön-üretim aşamasında olup pul ölçeğinde doğrulanmamış durumda.Researchers at the Chinese Academy of Sciences demonstrated an early-stage process for producing gate-all-around (GAA) transistors at sub-3 nm levels using DUV lithography. This work offers a potential alternative to China's blocked access to ASML's EUV machines. Based on statements from a single experienced researcher via Digitimes, the study is explicitly in a pre-production stage and has not been validated at the wafer scale.

Neden ÖnemliWhy it matters

Çin, DUV araçlarından 3 nm altı performans elde edebilirse, ABD ve Hollanda yarı iletken politikasının temelini oluşturan EUV ihracat kısıtlamalarının stratejik etkisini zayıflatmış olur. Araştırma aşamasında bile olsa bu sinyal önemli: Çin laboratuvarlarının, düğüm farkını kapatmak için yeni transistör mimarilerini (GAA) eski litografi teknolojileriyle eşleştirdiğini gösteriyor. Bu durum, Huawei'nin 'Tau Ölçekleme Yasası' tasarım yaklaşımı da dahil olmak üzere paralel alternatif çözümler portföyüne ekleniyor.If China can achieve sub-3 nm performance using DUV tools, it would weaken the strategic impact of EUV export restrictions that underpin US and Dutch semiconductor policy. Even at the research stage, this signal is significant: it shows Chinese labs are matching new transistor architectures (GAA) with older lithography technologies to close the node gap. This adds to a portfolio of parallel alternative solutions, including Huawei's 'Tau Scaling Law' design approach.

Öne ÇıkanlarHighlights

• GAA-on-DUV çalışması açıkça erken aşamada; pul seviyesinde doğrulama veya ticari ölçekte bir gösterim sunulmadı.The GAA-on-DUV work is explicitly early-stage; no wafer-level validation or commercial-scale demonstration has been provided.
• Samsung zaten 3 nm GAA'yı seri üretimde kullanıyor ve TSMC 2025'te 2 nm'de GAA'ya geçti. Mimari hedef iyi anlaşılmış durumda; ancak DUV süreç yolu kanıtlanmamış değişken.Samsung is already using 3 nm GAA in mass production, and TSMC is transitioning to GAA at 2 nm in 2025. The architectural target is well understood; however, the DUV process path remains an unproven variable.
• Huawei'nin 2026 'Tau Ölçekleme Yasası' (zaman ölçekleme tasarımı), 2031'e kadar 1,4 nm eşdeğeri yoğunluk iddiası taşıyan ayrı bir tasarım seviyesi stratejisi; bir litografi atılımı değil.Huawei's 2026 'Tau Scaling Law' (time-scaling design) is a separate design-level strategy claiming 1.4 nm-equivalent density by 2031; it is not a lithography breakthrough.

EleştiriCritical take

Makale, Digitimes üzerinden aktarılan tek bir araştırmacının açıklamalarına dayanıyor; hakemli makale, verim verisi veya bağımsız tekrarlanabilirlik referansları yok. Bu çalışmayı 'ileri düzey çip üretimine giden yol' olarak nitelendirmek, laboratuvar merakını yakın vadeli bir rekabet tehdidine dönüştürme riski taşıyor. Sürecin 'erken aşamada' ve 'üretime hazır olmadığı' uyarısı, onu anlamlı bir alternatif olarak çerçeveleyen başlıkların altında kayboluyor. Bu çerçeveleme, mühendislik gerçekliğinden çok jeopolitik anlatıya hizmet ediyor.The article relies on statements from a single researcher relayed via Digitimes; there are no peer-reviewed papers, yield data, or references to independent reproducibility. Describing this work as a 'path to advanced chip manufacturing' risks turning laboratory curiosity into a near-term competitive threat. The warning that the process is 'early-stage' and 'not ready for production' is lost beneath headlines framing it as a meaningful alternative. This framing serves geopolitical narrative more than engineering reality.